

集成电路设计实践

课程设计-SAR ADC

李福乐


清华大学微电子所

2019

提纲

- 引言
- DAC设计
 - DAC类型
 - CDAC分段结构
 - CDAC电容失配与校准
- 比较器设计
 - 比较器类型
 - 比较器失调与噪声
- SAR逻辑设计
 - 同步逻辑
 - 异步逻辑
- 冗余设计
- 实验

模拟信号的数字传输系统




抽样：对信号在时间上离散。


量化：把抽样值在幅度上离散。

编码：用M进制代码表示量化后的抽样值。


理想抽样的频谱函数图




(a)




(b)




(c)



(d)



(e)



(f)

采样定理

采样定理：设有连续信号 $x(t)$ ，其频谱 $X(f)$ ，以采样周期 T_s 采得的信号为 $x_s(nT_s)$ 。如果频谱和采样周期满足下列条件：

① 频谱 $X(f)$ 为有限频谱，即当时 $|f| \geq f_c$ ， $X(f) = 0$

② $T_s \leq 1/2f_c$

则连续信号：

$$x(t) = \sum_{n=-\infty}^{+\infty} x_s(nT_s) \frac{\sin \frac{\pi}{T_s}(t - nT_s)}{\frac{\pi}{T_s}(t - nT_s)}$$


唯一确定。

采样定理含义：如果要从相等时间间隔取得的采样点中，毫无失真地重建模拟信号波形，则**采样频率必须大于或等于模拟信号中最高频率成份的两倍。**

采样率

- Nyquist采样
- 过采样
 - 采样率远大于 $2f_h$
 - Sigma-delta modulator
- 欠采样（带通采样）
 - 采样率小于 $2f_h$
- 上采样（序列内插）
 - Sigma-delta DAC
- 下采样（序列抽取）
 - Sigma-delta ADC's digital filter



A/D & D/A Converter



A/D与D/A转换是对偶关系

问题：各点信号波形与频谱？

采样与量化



ADC转换速度: f_{ck}
ADC量程: V_r
ADC分辨率: $V_r/2^N$
ADC输出码: $0 \sim 2^N - 1$
量化误差: $[0 \sim V_r/2^N]$


量化误差

理想A/D转换: $\frac{V_i}{V_r} = \frac{d_1}{2} + \frac{d_2}{2^2} + \frac{d_3}{2^3} + \dots + \frac{d_N}{2^N} + \frac{d_{N+1}}{2^{N+1}} + \dots$ 量化误差






N-bit量化器: $D_{O_N} = \left(\frac{d_1}{2} + \frac{d_2}{2^2} + \frac{d_3}{2^3} + \dots + \frac{d_N}{2^N} \right) \cdot 2^N = (d_1 d_2 \dots d_N)$

D_{O_N} 所对应的模拟电压: $V_{DA} = D_{O_N} \cdot \frac{V_r}{2^N} = D_{O_N} \cdot q$

量化误差: $V_e = V_i - V_{DA} \in [0, q]$



量化误差



直接截断的量化特性与误差


四舍五入的量化特性与误差

1. 量化误差的分布范围为 $[0, q]$ 或者 $[-q/2, q/2]$
2. 量化误差可认为是均匀分布
3. 量化误差在频谱上也可以认为在 $[0, f_{ck}]$ 中均匀分布

$$\overline{\varepsilon_q^2} = \frac{1}{q} \int_{-q/2}^{q/2} \varepsilon_q^2 d\varepsilon_q = \frac{q^2}{12}$$


$$SNR_p = 6.02n + 1.76 \text{ dB}$$

电路误差



例：量化边界电压
由电阻串分压得到

- N-bit ADC的量化边界电压：
- $Vq_1, Vq_2, Vq_3, \dots, Vq_{N-1}$
- 第k个码元空间： $V_k = Vq_{k+1} - Vq_k$
- 理想量化器有均匀的 $V_k = Vr/2^N = 1\text{LSB}$
- 但实际电路是非理想的，比如元件失配，导致各个码元空间不均匀
- 码元空间的不均匀会影响ADC线性
- 电路噪声也会叠加到输出中




$V_e = \text{量化误差} + \text{电路误差} + \text{噪声}$

静态指标

静态指标:

DNL, INL, OFFSET, GAIN ERROR, Monotonicity



OFFSET, GAIN: 不影响线性

DNL: 局部非线性, 声音信号敏感

INL: 全局非线性, 电信应用敏感


单调性: 对反馈控制系统很重要

Differential Nonlinearity : $DNL = Y_{OUT}(B) - Y_{OUT}(B-1) - 1 \text{ LSB}$

Integral Nonlinearity : $INL = Y_{OUT}(B) - Y_{OUT.id}(B)$


Ref: Sansen, Analog design essentials, p206

动态特性



- 低频信号输入时，A/D误差主要由静态误差决定
- 输入信号频率升高时，由于S/H电路的精度下降，A/D误差会增加，此时，ADC性能不能只由DNL,INL等静态特性来描述
- 通常给定一个频率的正弦波输入，对ADC输出进行采集并FFT分析其功率谱，得到该输入频率下的动态特性
- 动态特性和静态特性相结合，可更全面地反应ADC性能

动态特性




SFDR对接收机动态范围指标很重要

输入为正弦波, 幅度接近满量程, 如-1dBFS


- SNR: 信号功率与噪声功率之比 P_s/P_n
- SNDR: 信号功率与(噪声+失真功率)之比 $P_s/(P_n+P_d)$
- ENOB: 有效转换精度 $ENOB=(SNDR-1.76)/6.02$
- SFDR: 信号功率与最大杂波功率之比
- THD: 总谐波功率与信号功率之比

ADC指标测试方法

- 静态指标——码密度测试 (CDT)
- 动态指标——采样与FFT频谱分析



A/D转换原理



A/D转换:

- 将整个量程分为 2^N 个码元空间
- 找到 V_{in} 所属的码元空间
- 输出该码元空间对应地数字码

通常实现方法:


- 产生码元边界电压 Vq_k , 这是一个升序数组
- 将 V_{in} 与 Vq_k 进行比较搜索, 找到其所属的位置 m : $Vq_m \leq V_{in} < Vq_{m+1}$
- 对 m 进行编码输出

ADC = DAC+比较器:


- 码元边界电压通常由DAC来实现
- 电压比较由比较器来实现
- 可以有不同的比较搜索算法, 在速度、精度、代价之间权衡, 对应于不同的ADC实现结构

A/D转换原理

单步转换(Flash ADC)




全并行的**Code-by-code**比较搜索
速度最快，但面积功耗大



4-bit Flash ADC转换原理

A/D转换原理



SAR ADC的原理与电路实现

DAC+比较器:


- SAR逻辑控制DAC每次产生一个 V_{qk}
- 比较器比较 V_{in} 和 V_{qk} 的大小
- SAR逻辑根据比较结果控制下一步的D/A

在SAR逻辑控制下，实现bit-by-bit转换


比较器数目少，速度较快，且**OPA-Less**，是一种很有前途的结构

A/D转换原理

多步转换




Bit-by-bit转换，只是引入了余差电压的概念
降低了比较器数目和DAC位数





4-bit ADC 四步转换原理

A/D转换原理

多步转换




Bit-by-bit转换，引入了余差放大电路
降低了比较器数目、**DAC**位数、
以及比较器分辨率要求




A/D转换原理

多步转换




每步引入S/H，实现高速转换，Pipeline结构

MDAC的开关电容电路实现





采样(ph1)



D/A、相减及放大(ph2)

A/D转换原理



$V_e = \text{量化误差} + \text{电路误差} + \text{噪声}$



- Nyquist ADC的采样与量化是一一对应的
- 每一次的采样与量化误差直接叠加到输出中
- 噪声带宽与信号带宽重合

Nyquist ADC的精度受到电路误差与噪声的限制！

可以采用过采样sigma-delta ADC来实现高精度转换


SAR ADC Principle

- 以D/A来实现A/D, 逐次逼近
- 需要N次D/A和比较实现1次N位A/D转换
- 精度主要由DAC决定
- 无运放, 低电压、低功耗
- 深亚微米CMOS工艺下很有发展潜力的结构
- 超低功耗, 高速转换是研究热点
 - 异步时序控制




可实现性能
8~16 bit
 $x_k \sim x_{00M} \text{ S/s}$

9-b, 50MS/s, 65fJ/conv.
9-b, 40MS/s, 54fJ/conv.
10-b, 10MS/s, 11fJ/conv.
No Time-interleaved!



SAR的功耗优势



实际上在中低分辨率上异步SAR结构的速度已逼近Pipeline结构



主要Nyquist结构ADC的比较

Ref: Shuo-Wei Michael Chen. JSSC 2006.12




提纲

- 引言
- **DAC设计**
 - **DAC类型**
 - CDAC分段结构
 - CDAC电容失配与校准
- 比较器设计
 - 比较器类型
 - 比较器失调与噪声
- SAR逻辑设计
 - 同步逻辑
 - 异步逻辑
- 冗余设计
- 实验

DAC topologies




匹配好；低功耗



电荷型

差分结构

底板采样的单端与全差分结构：




单端结构：
需要 2^N 个电容

全差分结构：
单边只需 2^{N-1} 个电容


3-bit
Single-end

3-bit
Diff.-end


对于 N bit 差分分段结构，
可以：
 $M+(L-1)$: 考虑噪声和匹配
 $(M-1)+L$: 考虑面积



单端输入+差分转换



单转差方案1



单转差方案2

背景:

很多模拟电路输出的是单端信号；
差分转换结构有利于抑制共模噪声。

问题:

单端输入+差分转换？

解决方案:

1) 前置单转差放大器

优点：原理清楚、可同时作为ADC Driver


缺点：增加功耗与噪声，电路复杂

2) 浮动顶板采样

原理：顶板共模浮动采样， C_s 上共模在采样相不改变；顶板共模通过开关电容电路来刷新和确定

优点：电路简单

电荷型DAC



- 特点:
- 集成T/H电路
- 与输入相连的开关较多
- 输入电容较大
- 采用分段结构可减少电容数目
- 电容大小是精度与面积功耗的权衡, 可通过 mento-carlo 仿真确定
- 对高精度转换, 输入开关 R_{on} 线性须保证 **bootstrap!**
- 高位电容可采用单元温度码控制, 以减小输入端毛刺, 避免电荷泄漏; 以及确保单调性
- 高位电容可采用 **DEM** 技术进一步提高精度
- 版图关键点:
 - DAC output



整体电路

Ref: 叶亚飞实践课汇报PPT

一个8bit SAR ADC的整体结构与信号关系

顶板采样


DAC



提纲

- 引言
- **DAC设计**
 - DAC类型
 - **CDAC分段结构**
 - CDAC电容失配与校准
- 比较器设计
 - 比较器类型
 - 比较器失调与噪声
- SAR逻辑设计
 - 同步逻辑
 - 异步逻辑
- 冗余设计
- 实验

分段电容结构分析



典型的两段分段电容结构

在①和②点分别输入幅度 V_R 的阶跃，其对DAC输出 V_o 的改变量分别为：

$$dV_{o1} = \frac{kC_u(C_a + C_{Lt})}{X} \cdot V_R$$

$$dV_{o2} = \frac{2^{L-1}C_aC_u}{X} \cdot V_R$$

其中： $C_{Mt} = (2^M - 1)kC_u + C_{d1}$

$$C_{Lt} = (2^L - 1)C_u + C_{d2}$$

$$X = C_{Mt}(C_a + C_{Lt}) + C_aC_{Lt}$$

保持正确权重，
确保ADC线性，
必须有：

$$dV_{o1} = 2dV_{o2} \Rightarrow k(C_a + C_{Lt}) = 2^L C_a \Rightarrow$$

$$\frac{C_a}{C_u} = \frac{k}{2^L - k} \cdot \frac{C_{Lt}}{C_u}$$

OR:
$$\frac{C_{Lt}}{C_u} = \frac{2^L - k}{k} \cdot \frac{C_a}{C_u}$$

两段结构的线性化设计

相邻跨段bit
的权重满足
2倍关系



$$\frac{C_a}{C_u} = \frac{k}{2^L - k} \cdot \frac{C_{Lt}}{C_u}$$

$$C_{Lt} \geq (2^L - 1)C_u$$



$$\begin{cases} \frac{C_a}{C_u} \geq 1 & k = 1 \\ \frac{C_a}{C_u} > k & k > 1 \end{cases}$$

从电容匹配角度出发，我们总是希望 C_a 、 C_d 、 C_{Lt} 由整数个 C_u 构成，由此，我们的一个设计任务是，在 M , L , k 确定的情况下，确定 C_a ， C_d ， C_{Lt} 的值，使得它们**满足ADC线性要求，同时为 C_u 的整数倍**：

方法：依次取 $C_a/C_u=k, k+1, k+2$ 等，按照下式算 C_{Lt} ，直到满足 $C_{Lt} \geq (2^L - 1)C_u$ ，且为 C_u 的整数倍

$$\frac{C_{Lt}}{C_u} = \frac{2^L - k}{k} \cdot \frac{C_a}{C_u}$$

分段结构	设计结果
$M=4, L=4, k=1$	$C_a=C_u, C_{d2}=0$
$M=2, L=6, k=2^4$	$C_a=22C_u, C_{d2}=3C_u$
$M=4, L=6, k=2^2$	$C_a=5C_u, C_{d2}=12C_u$
$M=4, L=8, k=2^4$	$C_a=17C_u, C_{d2}=0$

C_{d1} 的取值不影响线性，但会影响DAC增益误差，如下一页PPT分析

两段结构的增益偏差

已推导出的关系式:

$$dV_{o1} = \frac{kC_u(C_a + C_{Lt})}{X} \cdot V_R$$

$$X = C_{Mt}(C_a + C_{Lt}) + C_a C_{Lt}$$

$$C_{Mt} = (2^M - 1)kC_u + C_{d1}$$

$$C_{Lt} = (2^L - 1)C_u + C_{d2}$$

$$\begin{cases} \frac{C_a}{C_u} \geq 1 & k=1 \\ \frac{C_a}{C_u} > k & k>1 \end{cases}$$

理想的dVo1为: $dV_{o1_ideal} = \frac{1}{2^M} \cdot V_R$

增益误差: $g_e = \frac{dV_{o1} - dV_{o1_ideal}}{dV_{o1_ideal}}$

$$g_e = \frac{\frac{C_{d1}}{kC_u} - 1 + \frac{C_a C_{Lt}}{kC_u(C_a + C_{Lt})}}{2^M + \frac{C_{d1}}{kC_u} - 1 + \frac{C_a C_{Lt}}{kC_u(C_a + C_{Lt})}}$$

$$\frac{C_a C_{Lt}}{kC_u(C_a + C_{Lt})} \approx \frac{C_a}{kC_u}$$


假设: $C_{Lt} \gg C_a$

假设: $\frac{C_{d1}}{kC_u}, \frac{C_a}{kC_u} \ll 2^M$

$$g_e \approx \frac{C_{d1} + C_a - kC_u}{C_{Mt}} \approx \frac{C_{d1}}{C_{Mt}}$$

结论: 尽管Cd1不带来非线性误差, 但会带来DAC增益误差, 其值可用上面ge的表达式来近似。但整个A/D转换的增益可能不受影响? 见下页

两段结构的增益偏差



如左图，考虑输入采样后， V_o 点的电压为：

$$V_o = \frac{V_I C_{It} - V_{ref} \sum_{l=1}^N D_{N-l} 2^{M-l} k C_u}{C_t}$$

$$V_o = \frac{C_{It}}{C_t} \left(V_I - \frac{\sum_{l=1}^N D_{N-l} 2^{M-l} k C_u}{C_{It}} V_{ref} \right)$$


其中 C_t 为 V_o 点的总电容， C_{It} 为接到 V_I 的总采样电容；
由以上公式可见，要令输入 V_I 的量程恰好为 V_R ，则必须有：

$$C_{It} = 2^M k C_u \quad \longrightarrow \quad C_{d1} = k C_u$$

结论：

- 1) **ADC的增益误差只取决于总采样电容与接到参考的总电容之比，MSB段接地的 C_{d1} 或寄生不会改变ADC增益误差；**
- 2) **通常在MSB段增加 $C_{d1}=kC_u$ ，且令 C_{d1} 对输入采样，这样可使得LSB段不参与输入采样，降低ADC输入电容，且不会导致增益误差**

寄生电容分析



在①和②点分别输入幅度 V_R 的阶跃，其对DAC输出 V_o 的改变量分别为：

$$dV_{o1} = \frac{kC_u(C_a + C_{p3} + C_{Lt} + C_{p2})}{X} \cdot V_R$$

$$dV_{o2} = \frac{2^{L-1}(C_a + C_{p3})C_u}{X} \cdot V_R$$

这里： $X = (C_{Mt} + C_{p1})(C_a + C_{p3} + C_{Lt} + C_{p2}) + (C_a + C_{p3})(C_{Lt} + C_{p2})$

①和②点的权重误差： $w_e = \frac{dV_{o1} - 2dV_{o2}}{2dV_{o2}} = \frac{k(C_a + C_{p3} + C_{Lt} + C_{p2}) - 2^L(C_a + C_{p3})}{2^L(C_a + C_{p3})}$

根据前面的线性化设计结果有： $k(C_a + C_{Lt}) = 2^L C_a \Rightarrow w_e = \frac{k(C_{p2} + C_{p3}) - 2^L C_{p3}}{2^L(C_a + C_{p3})}$

在实际设计中，通常有： $C_{p3} \ll C_a \ll C_{Lt} \Rightarrow w_e \approx \frac{C_{p2}}{C_{Lt}} - \frac{C_{p3}}{C_a} \approx \beta - \frac{C_{p3}}{C_a}$

β 为电容上极板寄生电容值与电容本身值之比

寄生电容设计考虑

- **LSB段的寄生Cp2带来权重误差，导致非线性**
 - 权重误差比例固定为 β ，因此降低LSB端位数L，可降低非线性
 - LSB段所用电容、Ca，采用上极板共接
- **Ca的上下极板间寄生Cp3直接影响权重，导致非线性**
 - 版图布线要特别注意最小化 Cp3
- **MSB段的寄生Cp1不会带来非线性问题和ADC增益误差，但作为DAC时，会带来约Cp1/CMt的增益误差**
 - MSB段所有电容，采用上极板共接，此为底板采样需要


串联三段CDAC?

已知串联二段线性条件:

$$\frac{C_a}{C_u} = \frac{k}{2^L - k} \cdot \frac{C_{L1}}{C_u} \quad \text{OR:} \quad \frac{C_{L1}}{C_u} = \frac{2^L - k}{k} \cdot \frac{C_a}{C_u}$$

思路：利用二段设计结论，先分两段设计，再对高位段分两段设计

以一个10bit CDAC为例，采用4-4-2分段结构：



设计1：允许Ca为非整数Cu，则由

$$C_{L12} = 2^{L_2} C_u \Rightarrow \begin{cases} C_{a2} = \frac{4}{3} C_u \\ C_{d3} = C_u \end{cases}$$

$$C_{L11} = 2^{L_1} C_u \Rightarrow \begin{cases} C_{a1} = \frac{16}{15} C_u \\ C_{d2} = 0 \end{cases}$$

设计2：Ca1为整数Cu，则由

$$C_{L12} = 2^{L_2} C_u \Rightarrow \begin{cases} C_{a2} = \frac{4}{3} C_u \\ C_{d3} = C_u \end{cases}$$


$$\begin{cases} k = 2 \\ C_{a1} = 3C_u \end{cases} \Rightarrow \begin{cases} C_{L11} = 21C_u \\ C_{d2} = 5C_u \end{cases}$$

Which is better?

- 从噪声和匹配考虑，MSB段的电容不能太小
 - 可取 $k > 1$
- 从优化电容面积考虑，可采用多段结构
 - 对于中低分辨率ADC，优化面积和输入电容
 - 对于失配，可采用校准技术

CDAC设计补充

- 若采用分段结构
 - 单纯从版图设计上，很难保证两段之间的失配
 - 可以在低位段增加到地的开关电容阵列，来校准低位段的增益
 - 可以采用阻容结构，低位段用RDAC实现
- 对于超深亚微米工艺
 - MOM电容可实现非常小的单位电容
 - 采用顶板包围底板的方式，可实现非常小的电容间距
 - 尽量不采用分段结构，消除分段增益失配问题
 - 讨论：如何保护顶板？？？（版图设计优化）



提纲

- 引言
- **DAC设计**
 - DAC类型
 - CDAC分段结构
 - **CDAC电容失配与校准**
- 比较器设计
 - 比较器类型
 - 比较器失调与噪声
- SAR逻辑设计
 - 同步逻辑
 - 异步逻辑
- 冗余设计
- 实验

电容失配-DNL

微分非线性DNL: 表征单个码元空间的偏差

DNL_n: 第n个码元空间与LSB的偏差

第n个码元空间 = 输入n对应的输出 - 输入n-1对应的输出

DNL_n与总的切换电容大小有关

所谓切换电容: 从输入n-1到n时, 底板在正负参考之间切换的电容

不分段结构

第i个电容 $C_i = 2^i C_u$, 则: $\sigma(C_i) = \sqrt{2^i} \sigma(C_u)$

由切换 C_i 所贡献的误差: $\sigma(DNL_n)_{C_i} = \frac{\sigma(C_i)}{C_u} = \sqrt{2^i} \frac{\sigma(C_u)}{C_u}$

最差情况出现在
011...1 → 100...0的位置: $\sigma(DNL_n)_{\max} = \frac{\sigma(\sum C_i)}{C_u} \approx \sqrt{2^N} \frac{\sigma(C_u)}{C_u}$

降低DNL的方法:

- 1) 增大电容面积, 降低 $\sigma(C_u)/C_u$
- 2) 高位采用温度码编码控制, 降低切换电容总值

电容失配-DNL

分段结构

MSB段切换 C_i 所贡献的误差: $\sigma(DNL_n)_{C_i} = \frac{\sigma(C_i)}{C_u} \cdot 2^L = 2^L \sqrt{2^i} \frac{\sigma(C_u)}{C_u}$

最差情况同样出现在
011...1 $\rightarrow$ 100...0的位置: $\sigma(DNL_n)_{\max} = \frac{\sigma\left(\sum_{i=0}^{M-1} C_i\right)}{C_u} \cdot 2^L \approx \sqrt{2^L} \sqrt{2^N} \frac{\sigma(C_u)}{C_u}$

若MSB段电容与不分
段时一样大, 则: $\sigma(DNL_n)_{\max} \approx \frac{\sigma(DNL_n)_{\max}}{\sqrt{2^L}} = \sqrt{2^N} \frac{\sigma(C_u)}{C_u}$

结论:

- 1) DNL取决于电容面积, 而与是否分段无关;
- 2) 分段结构缩小了电容面积, 但也增大了DNL
- 3) 分段结构中, MSB段最好采用温度码控制, 以优化DNL

电容失配-INL

积分非线性INL：表征DAC实际输出电压与理想值之间的偏差

INLn：输入n对应的输出 - n*LSB

INLn与总的接入电容大小有关

所谓接入电容：输入n时，底板接到正参考的电容

输入n对应的INL，是n个单元电容总值与理想n*Cu的偏差：

$$INL_h = \sum_{l=1}^h \frac{C_{u_l} - C_u}{C_u} \quad \Rightarrow \quad \sigma(INL_h) = \sqrt{h} \frac{\sigma(C_u)}{C_u}$$

整个转换器的INL定义：

$$INL = \max[INL_1, INL_2, \dots, INL_{2^N-1}]$$

- INL只取决于电容面积，而与是否分段、是否采用温度码控制无关；
- INL通常是电容面积优化的主要限制因素

INL的分布很复杂，但其满足预定指标的概率一定对应于 $\sigma(C_u)/C_u$ 的值，可以用数值分析的方法求出它们之间的关系，用于实际设计



DNL/INL

对于由 2^N 个元件组成的DAC（C-DAC、R-DAC、I-DAC）：

DNL取决于相邻码元变化时可能导致的元件切换的最大总值
INL < 0.5LSB Yield与分辨率N、元件E失配分布的关系：

$$\frac{\sigma(E_u)}{E_u} \leq \frac{1}{2\alpha\sqrt{2^N}}$$

由此可计算出元件匹配要求，然后根据工艺参数可确定元件尺度




Ref: Anne Van Den Bosch, ..., "An Accurate Statistical Yield Model for CMOS Current-Steering D/A Converters", 2001

电容取值：蒙特卡洛仿真法

电容面积(um²)	电容失配 p(ΔC/C) %
10×10	0.0933
15×15	0.0646
20×20	0.0658
25×25	0.0402
30×30	0.0379
35×35	0.0178
100×100	0.0055

除了计算之外，还可对SAR结构建模，采用蒙特卡洛仿真法来设计电容尺度



根据工艺厂商提供的数据设定容值和失配

10u*10u: 0.11%

满足12bit要求

系统级模型
Mento-Carlo分析



若由噪声决定:

$$V_n^2 = \frac{kT}{2^{N/2}C_U}$$
$$C_U > \frac{12kT}{V_R^2} 2^{2N-N/2}$$

10u*10u的分析结果

DNL		INL		SNDR	
≤0.5LSB	≤1LSB	≤0.4LSB	≤1LSB	<70dB	≥70dB
86.21 %	99.54 %	85.4 %	100 %	4.5 %	95.5 %

分段结构设计

分段结构与CDAC非线性

	series-split partitioning [MSB:LSB]	unit capacitor [fF]	$\sigma(C_0)$ [fF] / %	total number of capacitors	C_{Sample} [pF]	$\sigma(\text{INL})^a$ [LSB]
equally sized	12:0	50	0.25 / 0.5	4096	204.8	0.23
	8:4	50	0.25 / 0.5	272	12.8	0.45
	6:6	50	0.25 / 0.5	128	3.2	0.90
	5:7	50	0.25 / 0.5	160	1.6	1.26
equal C_{Sample}	12:0	1.22	0.04 / 3.2	4096	5.0	0.71
	8:4	20	0.16 / 0.8	272	5.0	0.71
	6:6	78	0.31 / 0.4	128	5.0	0.71
	5:7	156	0.44 / 0.28	160	5.0	0.71

a. Max. standard deviation of the INL error calculated by 1000 MC runs of a 12bit ADC with different partitioning of the capacitor array using equal matching factor $A_C=3.5\%$ and $c_0=1\text{fF}/\mu\text{m}^2$.

Ref: Stefan Haenzsche, etc. "Modelling of Capacitor Mismatch and Non-Linearity Effects in ...", MIXDES 2010

对于分段结构：

1) 从匹配角度，分段结构不能降低电容值


2) 从噪声角度，分段结构也不能降低电容值

3) 分段结构可提高最小单元电容值，使其免受工艺最小尺度的限制


4) 若指标不受失配限制，分段结构可降低总电容值和ADC输入电容（中低分辨率 or 采用校准）

分段结构电容设计：可按照不分段的方法先设计 C_{sample} 值，而后截取高M位为MSB段，选择合适的 C_u, k ，设计 C_a 和LSB段电容


电容失配校准




Principle



Offset Meas.



linearity Meas.




Ref: Y. Kuramochi, et, al. A 0.05-mm² 110-uW 10-b Self-Calibrating Successive Approximation ADC Core in 0.18-um CMOS, ASSC 2007

分段结构结合校准技术带来电容缩小

CAL_DAC的C-DAC实现

Calibration DAC



$$TDAC = MAIN_DAC + CAL_DAC$$

假设Main DAC为两段式结构，
MSB段+LSB段

LSB段DAC通过串联电容 C_a 来
改变 V_{DAC}

CAL_DAC可采用C-DAC实现，
它通过 C_{cal} 来改变 V_{DAC}

**CAL_DAC+ C_{cal} 相当于Main
DAC的一个低位电容分段，
称作 LSB_{cal} 段**

那么，总的DAC电路记为
TDAC，它为分段电容结构，
包括Main DAC+ LSB_{cal} 段

校准原理

定义

$$\text{平均电容: } C_u = \frac{\sum_{k=0}^N C_k}{2^N} \quad \text{第k个电容: } \begin{aligned} C_k &= 2^{k-1} C_u + C_{e_k} & N \geq k \geq 1 \\ C_k &= C_u + C_{e_k} & k = 0 \end{aligned}$$

(Ce_k为误差)

$$\text{由上述定义, 推知: } \sum_{k=0}^N C_{e_k} = 0 \quad (60)$$

下面各种操作中, 第一步均为: 电容底板、顶板接VCM (主电容阵列和校准电容阵列)

操作一 (对应上一页offset Meas.):

第二步: 电容顶板与VCM断开, 底板保持接VCM

则顶板上等效误差电压为比较器失调电压: $V_{res_os} = V_{os}$

操作二 (对应上一页linearity Meas.):

第二步: 电容顶板与VCM断开, C_k 的底板接Vrefp, $C_{k-1} \sim C_0$ 的底板接Vrefn, 而 $C_N \sim C_{k+1}$ 的底板保持接VCM

则顶板上等效误差有如下关系:

$$\text{当 } k=N: \quad V_{res_N} - V_{res_os} \propto C_{e_N} - \sum_{k=0}^{N-1} C_{e_k} = 2C_{e_N} \quad \text{这里 } \propto \text{表示与...等比例}$$

$$\text{当 } k=N-1: \quad V_{res_N-1} - V_{res_os} \propto C_{e_N-1} - \sum_{k=0}^{N-2} C_{e_k} = 2C_{e_N-1} - \sum_{k=0}^{N-1} C_{e_k} = 2C_{e_N-1} + C_{e_N}$$

$$\text{依次类推: } V_{res_k} - V_{res_os} \propto 2C_{e_k} + \sum_{l=k+1}^N C_{e_l}$$

校准原理

由“操作一”结合校准DAC和SAR逻辑可以得到Vres_os的测量值Dos

由“操作二”结合校准DAC和SAR逻辑可以得到Vres_k的测量值Dok



假设由Ce_k所致的比较器输入端误差电压为Ve_k，对应的校准码为Dck则有：

$$\begin{array}{lcl}
 \text{当 } k=N: & V_{e_N} = \frac{V_{res_N} - V_{res_os}}{2} & D_{cN} = \frac{D_{oN} - D_{os}}{2} \\
 \text{当 } k=N-1: & V_{e_N-1} = \frac{1}{2}(V_{res_N-1} - V_{res_os} - V_{e_N}) & D_{cN-1} = \frac{1}{2}(D_{oN-1} - D_{os} - D_{oN}) \\
 \text{依次类推:} & V_{e_k} = \frac{1}{2}\left(V_{res_k} - V_{res_os} - \sum_{l=k+1}^N V_{e_l}\right) & D_{ck} = \frac{1}{2}\left(D_{ok} - \sum_{l=k+1}^N D_{cl} - D_{os}\right)
 \end{array}$$

根据上面公式的关系，当得到Vres_os, Vres_k的测量值Dos, Dok后，即可计算得到Dck的值，它们就是各个电容对应的校准值，将它们存放在memory中，在正常转换时调用出来用于实时计算逐次逼近过程中每一步D/A对应的校准码：

$$\begin{array}{ll}
 \text{第0步:} & D_{cal_0} = D_{os} \\
 \text{第1到第} & \text{第 } h \text{ 步:} & D_{cal_i} = D_{cal_i-1} + (2b_{N-i+1} - 1)D_{c_N-i+1} \\
 & & i=1, 2, \dots, h
 \end{array}$$


校准模式与转换模式



SUMMARY OF MEASUREMENTS

Process	0.18 μ m, 1 poly, 6metal CMOS
Resolution	10bits
Active Area	95 μ m x 550 μ m
Sampling Rate	1MSps
Analog Power	110 μ W @1.8V
SNDR @nyquist	51.1dB
SFDR @nyquist	69.8dB

Ref: Y. Kuramochi, ASSC 2007



设计例子

校准模式





一：校准OFFSET

Step1: 复位

Step2: 比较器输入端从VCM断开，其等效余差电压为比较器失调 V_{os}

从Step2开始，由比较器和CAL DAC构成的SAR ADC对 V_{os} 进行逐次逼近A/D转换

校准SAR ADC完成转换，得到校准码 D_{os}



设计例子

校准模式





二：校准最高位电容失配

Step1: 复位

Step2: 等效余差电压为
 V_{res_4}

从Step2开始，由比较器和CAL DAC构成的SAR ADC对 V_{res_4} 进行逐次逼近A/D转换

校准SAR ADC完成转换，得到转换结果DO4，实际的C4校准码 $DC4 = (DO4 - D_{os})/2$



设计例子

校准模式

三：校准次高位电容失配





Step1: 复位

Step2: 等效余差电压为
 V_{res_3}

从Step2开始，由比较器和
CAL DAC构成的SAR ADC对
 V_{res_3} 进行逐次逼近A/D转
换

校准SAR ADC完成转换，
得到转换结果DO3，实际的
C3校准码 $DC3 = (DO3 - DO4) / 2$

后续电容的失配校准
依次类推。。。



设计例子

转换模式

Step1: 采样


Step2: 校准DAC接Dos,
比较输出B₅

Step3: 校准DAC接
 $D_{os} + (1 - 2B_5)D_{C4}$, 比较输出B₄


Step4: 校准DAC接
 $D_{os} + (1 - 2B_5)D_{C4} + (1 - 2B_4)D_{C3}$, 比较输出B₃

Step5: 依次类推

○ ○ ○



非线性效应



实际电容表达式:

$$C(V) = C_0 \left[1 + \alpha_1 (V - V_{nom}) + \alpha_2 (V - V_{nom})^2 \right]$$

电容电压系数致使电容值与输入电压有关, 导致ADC全局渐变的非线性, 影响INL;

通常对12bit以上分辨率的ADC, 需要考虑电容电压系数的影响



差分结构不受 α_1 影响, 会好一些

MOM电容?

提纲

- 引言
- DAC设计
 - DAC类型
 - CDAC分段结构
 - CDAC电容失配与校准
- 比较器设计
 - 比较器类型
 - 比较器失调与噪声
- SAR逻辑设计
 - 同步逻辑
 - 异步逻辑
- 冗余设计
- 实验

Requirements On Comparator?



$$V_{OS} \approx \frac{V_{OS1}}{A_0 A_1} + \frac{V_{OS2}}{A_0 A_1 A_2} + \frac{V_{OS3}}{A_0 A_1 A_2 A_3} + \frac{V_{OSLatch}}{A_0 A_1 A_2 A_3} + \frac{\Delta q_1}{A_0 C_0} + \frac{\Delta q_2}{A_0 A_1 C_0} + \frac{\Delta q_3}{A_0 A_1 A_2 C_0}$$

- High Speed
 - Latch尺寸小，但导致offset分布扩大
 - 前置放大器的带宽；Latch的速度

Offset不影响总体线性度，但考虑到转换精度，以及latch迟滞效应、噪声和分辨力，其前置放大器增益需足够


- Low offset
 - 前置放大器的增益
 - Offset Cancellation

放大器级数要根据延时、增益、功耗来权衡选择


- Low Noise
 - 主要是第一级放大器amp1(1/f, thermal noise)
- Low kickback noise
 - Latch设计要合理(for example: Cascode, cap at input)
 - 时序设计控制(especially at latch on-to-off)

- Low Power
 - 比较器是构成SAR ADC功耗的主要单元

Trade-off



Latch速度?



$$T_{latch} = \tau_l \cdot \ln \left(\frac{\Delta V_{logic}}{\Delta V_0} \right)$$

$$\tau_l = \frac{C_n}{g_m}$$

C_n 包括了latch输出本身的寄生电容，以及负载电容

若 T_{latch} 超出了规定的时间，则会出现亚稳态(MetalStability)

在时间 t_0 内可分辨的最小输入电压为：
$$V_{min} = \Delta V_{logic} \cdot e^{-\frac{t_0}{\tau_l}}$$

若在前面增加pre-amp，增益为 A_v ，则：
$$V_{min} = \frac{1}{A_v} \Delta V_{logic} \cdot e^{-\frac{t_0}{\tau_l}}$$

显然，增加pre-amp可提高分辨率，降低误差出现的概率


Comparator with pre-amp

M1采用交叉耦合构成负阻，用于提高增益：

$$A_v = g_{m1} / (g_{m2} - g_{m1})$$

$W2 > W1$ ：放大器


$W2 < W1$ ：带迟滞效应的比较器



缺点：有静态功耗！

问题：如何降低功耗？？？

如何优化Latch的速度？？？




Qp1 —> Qp

Qn1 —> Qn


加前置放大器的好处：

- 1) 降低latch的offset
- 2) 提高比较器速度
- 3) 隔离kick-back Noise



低功耗设计






静态预放大



动态预放大





高速设计




$$\tau_l = \frac{C_n}{g_m}$$

- ◆ 比较器速度通常指Latch再生速度
- ◆ 提高速度：降低输出寄生；增加gm
- ◆ 触发瞬间的电流越大，gm越大，速度越快




低功耗动态比较器




预放大器增益 ~ 2 ，电流 1mA
PMOS负载工作在线性区
输出共模逼近VDD，这样latch比较时会更快
速度快: $<100\text{ps}$ for 65nm LL process

Ref: Chun C. Lee, A SAR-Assisted Two-Stage Pipeline ADC. JSSC 2011.4

动态pre-amp + Latch，无静态功耗




$\sim 100\text{ps}$ for 90nm
Ref: 17.7 ISSCC2007




Ref: 12.4 ISSCC2008

低功耗动态比较器




Dynamic Pre_amp+LATCH


LATCH可以有不同的设计变化
时序、失调、噪声、速度等设计考虑



Ref: 17.7 ISSCC2007




Ref: Miyahara, M.
ASSC2008



Ref: HeungJun Jeon, Analog Integr
Circ Sig Process (2012)

低功耗动态比较器




StrongARM latch: low kickback noise

这种结构相当于把latch直接作为动态放大器的负载，其电源到地的电流是复用的，而且两者之间的工作衔接是很紧密的，应该是一种常用的低功耗、高速度比较器

在phase3, $g_{ds1} \gg g_{m3}, g_{m5}$, 故:

$$\tau_R = \frac{(g_{ds1} + g_{m3})C_{out}}{g_{ds1}(g_{m3} + g_{m5}) + g_{m3}g_{m5}}$$

$$\tau_R = \frac{C_{out}}{g_{m3} + g_{m5}}$$



Ref: Tsuguo Kobayashi, et al. A Current-Controlled Latch Sense Amplifier and ..., JSSC 28(4), 1993

Ref: Nuzzo P, et al. A 10.6mW/0.8pJ Power-Scalable 1GS/s 4b ADC in 0.18um CMOS with 5.8GHz ERBW, IEEE Design Automation Conference. 2006.

Ref: Pierluigi Nuzzo, Noise Analysis of Regenerative Comparators for Reconfigurable ADC Architectures. TCAS I 2008


提纲

- 引言
- DAC设计
 - DAC类型
 - CDAC分段结构
 - CDAC电容失配与校准
- **比较器设计**
 - 比较器类型
 - **比较器失调与噪声**
- SAR逻辑设计
 - 同步逻辑
 - 异步逻辑
- 冗余设计
- 实验

Comparator Offset cancellation

比较器的失调电压:


$$V_{os} = V_{os1} + \frac{V_{os2}}{A_1}$$



利用电容存储和抵消offset，是最常用的办法


输入失调存储技术

$$V_{os} = \frac{V_{os1}}{1 + A_1} + \frac{V_{os2}}{A_1}$$



输出失调存储技术




$$V_{os} = \frac{V_{os2}}{A_1}$$



Comparator offset calibration

在preamp输出加入电流可以
矫正offset，但同时引入寄生，
会降低速度；
冗余设计也是提高yield的办法

Ref: S. Park, et, al. A 4GS/s 4b flash ADC
in 0.18um CMOS. ISSCC 2006





$bb1$: body bias 1
 $bb2$: body bias 2

Ref: Alpman, Erkan. A 7-BIT 2.5GS/sec TIME-INTERLEAVED
C-2C SAR ADC FOR 60GHz MULTI-BAND OFDM-BASED
RECEIVERS. PHD Thesis


通过衬偏效应来调整输入
管 V_T ，以此来校准offset

Comparator offset calibration




在动态比较器中，
通过调整输入差分
电流或差分负载
来校准offset

Ref: Masaya Miyahara, etc. A Low-Noise Self-Calibrating Dynamic Comparator for high-speed ADCs



或通过调整输出点的差分负载电容来校准offset




Ref: 13.5 ISSCC2007

Ref: Chi-Hang Chan, etc. ASSCC 2011 9-4

Comparator noise

静态pre-amp + Latch:



输入等效噪声可按照传统的放大器噪声分析方法来进行，即先对各导通管产生的噪声在输出节点功率求和，然后再除以增益平方来求得输入等效噪声

总输出噪声电流密度:

$$\overline{di_o^2} = \left(\overline{di_{11}^2} + \overline{di_{12}^2} \right) \cdot \left(\frac{w_{13}}{w_{12}} \right)^2 + \overline{di_{13}^2} + \overline{di_{14}^2}$$

总输出噪声电压:

$$v_{no}^2 = \overline{di_o^2} \cdot r_o^2 \cdot \frac{\pi}{2} \cdot \frac{1}{2\pi r_o C_o} = \overline{di_o^2} \cdot \frac{1}{4g_{ds14}C_o}$$

假设: $g_{m11} = g_{m12} = g_{m13} = \frac{3}{2} g_{ds14}$

则有: $v_{no}^2 = 4 \frac{kT}{C_o}$


单端: $v_{ni}^2 = 4 \frac{kT}{C_o} \cdot \left(\frac{2}{3} \right)^2$

$$v_{ni}^2 = \frac{v_{no}^2}{A^2}$$

增益:

$$A = \frac{w_{13}}{w_{12}} g_{mi} r_o = \frac{w_{13}}{w_{12}} \cdot \frac{g_{m11}}{g_{ds14}}$$

Comparator noise




动态pre-amp:

增益和输出噪声与积分时间有关，在时刻t的输入等效噪声为该时刻输出噪声功率除以增益的平方

Note:

大信号输入下，噪声对比较器输出几乎不起作用，因此，噪声分析时，输入应为小信号。



时刻t的增益: $A = \frac{g_{m1}t}{C_o}$

时刻t的输出噪声: $v_{no}^2 = \frac{2kT}{C_o} + \frac{4kTg_{m1}}{\gamma C_o^2}t$ $\gamma = \frac{2}{3}$

在时刻t的等效输入噪声:

$v_{ni}^2 = \frac{v_{no}^2}{A^2} = \frac{2kT}{A^2 C_o} + \frac{4kT}{\gamma A C_o}$ 开环积分式放大器噪声更低?


设到时刻t输出共模下降的幅度为ΔV，则有:

$$t = \frac{2C_o\Delta V}{I_b}$$

$$g_{m1}t = \frac{2C_o\Delta V}{V_{ov1}}$$

$$A = \frac{2\Delta V}{V_{ov1}}$$

Time-Domain noise analysis model



Ref: Pierluigi Nuzzo, Noise Analysis of Regenerative Comparators for Reconfigurable ADC Architectures. TCAS I 2008

基本RC并联电路的时域噪声分析

假设:

- ① R为无噪声电阻
- ② in为高斯分布噪声电路，其等效噪声电阻为 R_n
- ③ $T=0$ 时， v_C 为0均值的高斯变量，方差为 σ_0^2

那么，在时刻 t 时， v_C 仍为0均值高斯变量，且其方差为：


$$\sigma_t^2 = \frac{kTR}{CR_n} (1 - e^{-2t/RC}) + \sigma_0^2 e^{-2t/RC}$$

在 $t \ll RC$ 的情况下，上式可简化为：

$$\sigma_t^2 = \frac{2kT}{C} \cdot \frac{t}{CR_n} + \sigma_0^2$$

- ① 动态pre-amp或Latch的输出节点，在触发时钟动作后，其时域噪声分析可参照上面的RC模型，其起始噪声为开关关断时的采样噪声，功率 $\propto kT/C$ 。
- ② 随着 t 的增加，增加的噪声功率、信号增益 A 均与 t 成正比，因此，输入等效噪声功率随着 t 的增加而减小

Comparator noise



动态pre-amp+Latch:

Latch的噪声受到前置放大器增益的抑制，若动态**pre-amp**的增益足够大，则比较器的噪声由**pre-amp**决定；
动态**pre-amp**的增益与有效积分时间 t_d 有关， t_d 由**LATCH**的触发所决定，表示该时刻开始**LATCH**的正反馈作用超过了输入作用

令**pre-amp**输入管保持饱和状态的最大共模下降幅度：

$$\Delta V_{\max} = V_{dd} - V_{cmi} + V_{th}$$

Pre-amp的最大有效积分时间和增益为：


$$t_{\max} = \frac{2C_o \Delta V_{\max}}{I_b} \quad A_{\max} = \frac{2\Delta V_{\max}}{V_{ov1}}$$

Low noise:

- 降低输入过驱动 V_{ov1}
- 降低输入共模 V_{cmi}
- 延长有效积分时间 t_d
- 增大输出电容 C_o

在实际设计中， $0 < t_d < t_{\max}$ ，为优化噪声，应使得 t_d 接近 $t_{\max}$ ，但 t_d 的增加会降低速度，这实际上又是一个精度和速度的**tradeoff**，故**LATCH**的触发方式和触发时机应仔细考虑

Low noise dynamic comparators




两级动态结构: 在第一级增益不够高的情况下, 增加第二级增益, 也能有效地降低噪声

噪声 $V_{ni}(\sigma)$ 的对比 (比对的两者具有相同的size)

第二级通过M6,M7向 t_{i+} , t_{i-} 放电, 延长了M1,M2饱和区工作时间 t_d ; 第一级差分电流通过M6, M7, 带来第二级的电压增益 A_2


2.1mV	0.66mV	
	0.41mV	0.2mV@ $\Delta STR=60ps$

低功耗动态比较器




Dynamic Pre_amp+LATCH


LATCH可以有不同的设计变化
时序、失调、噪声、速度等设计考虑



Ref: 17.7 ISSCC2007




Ref: Miyahara, M.
ASSC2008



Ref: HeungJun Jeon, Analog Integr
Circ Sig Process (2012)

低功耗动态比较器



噪声分析结果:

$$\begin{aligned}\sigma_{M_1}^2 &= \frac{2kT\gamma}{C_X \mathcal{F}} \\ \sigma_{S_1}^2 &= \frac{kT}{2C_O \mathcal{F}^2} + \frac{kT}{2C_X \mathcal{F}^2 \mathcal{H}} + \frac{kTC_O}{8C_X^2 \mathcal{F}^2 \mathcal{H}^2} \\ \sigma_{M_{3-5}}^2 &= \frac{kT\gamma}{2C_X \mathcal{F}^2 \mathcal{H}} + \frac{kT\gamma C_O}{8C_X^2 \mathcal{F}^2 \mathcal{H}^2} \\ \sigma_{S_3}^2 &= \frac{kT}{2C_X \mathcal{F}^2}.\end{aligned}$$

其中:

$$\begin{aligned}\mathcal{F} &= \frac{V_{Tn3}}{V_{ov1,1}} \\ \mathcal{H} &= \frac{V_{DD} - V_{CM}}{V_{ov3,2}} \frac{I_{D3,2}}{I_{D1,2} - I_{D3,2}}\end{aligned}$$

StrongARM latch: low kickback noise

这种比较器的噪声分析也是类似的，结论也很好解释。从低噪声设计考虑，同样要：

- 降低输入过驱动 V_{ov1}
- 降低输入共模 V_{cm}
- 增大输出电容 C_o

不过，速度和功耗上会有损失，实际设计要权衡考虑

Comparator noise measurement


假设比较器的输出为0和1，则：
$$v_o = \frac{1 + \text{sign}(v_i - v_n)}{2}$$

在输入为 v_i 时，输出为1的概率：
$$\phi(v_i) = \frac{1}{\sqrt{2\pi}\sigma_n} \int_{-\infty}^{v_i} e^{-\left(\frac{v_n}{\sigma_n}\right)^2} dv_n$$

在输入为 v_i 时，比较器输出的均值： $E[v_o] = p(v_o = 0) \cdot 0 + p(v_o = 1) \cdot 1 = \phi(v_i)$



测量方法：

通过测量比较器输出均值与输入电压的关系，拟合出噪声标准差



Ref: I. E. Opris, "Noise estimation in strobed comparators," Electron. Lett. 1997

推荐比较器设计



For high resolution ADC (12bit)

静态pre-amp + latch + offset cancellation

For low resolution ADC (8bit)

动态pre-amp + latch


strongARM latch

若采用动态比较器，要特别注意采取措施抵消kick-back noise的影响！！！！


Flicker noise Reduction

高速设计中，采用chopping技术会带来较大的性能代价

MOST周期性cut-off可降低其flicker noise, 利用此特性来降低电路的flicker noise



Concept of switched biasing [1]

降低输入管的 $1/f$ 噪声[2]

Ref1: A. M. Klumperink, "Reducing MOSFET 1/f Noise and Power Consumption by Switched Biasing," JSSC Vol. 35, 2000

Ref2: Astgimath, S.P, A low noise, low power dynamic amplifier with common mode detect and a low power, low noise comparator for pipelined sar-adc


比较器噪声的抑制

为了抑制比较器噪声对ADC SNR的影响，除了降低比较器本身的噪声外，还可以在系统设计上采取措施加以抑制，比如：

1. Majority voting
2. Extra linear Search + Averaging
3. Redundancy
4. Estimator
5. DSM SAR(noise shaping SAR)

比较器噪声的抑制


Majority voting



Extra linear + averaging

SAR state	Normal conversion			8 times average of LSB							
Weight	8	4	2	1/8	1/8	1/8	1/8	1/8	1/8	1/8	1/8
C_{OUT}	0	1	0	1	1	0	1	1	0	0	1
Error											
CMP threshold											
V_{DAC}											
D_{DEC}	-	-	-	1	2	2	2	3	3	2	2
Decoded value	0	4	0	$D_{AVE} = 2.125$							

Noise shaping SAR



Redundancy bits

$$(2^{n-1}, 2^{n-2}, \dots, 2^0)x = b$$

$$(2^{n-1}, 2^{n-2}, \mathbf{2^{n-2}}, \dots, 2^0)y = b$$

$$A_{n \times (n+1)}y = x$$

Ref: A 90-MS/s 11-MHz-Bandwidth 62-dB SNDR
Noise-Shaping SAR ADC, JSSC, 47(12), 2012

提纲

- 引言
- DAC设计
 - DAC类型
 - CDAC分段结构
 - CDAC电容失配与校准
- 比较器设计
 - 比较器类型
 - 比较器失调与噪声
- **SAR逻辑设计**
 - 同步逻辑
 - 异步逻辑
- 冗余设计
- 实验



SAR LOGIC

SAR algorithm for 8-bit ADC

Step	SAR								Sample	COMP
0	0	0	0	0	0	0	0	0	1	-
1	1	0	0	0	0	0	0	0	0	D7
2	D7	1	0	0	0	0	0	0	0	D6
3	D7	D6	1	0	0	0	0	0	0	D5
4	D7	D6	D5	1	0	0	0	0	0	D4
5	D7	D6	D5	D4	1	0	0	0	0	D3
6	D7	D6	D5	D4	D3	1	0	0	0	D2
7	D7	D6	D5	D4	D3	D2	1	0	0	D1
8	D7	D6	D5	D4	D3	D2	D1	1	0	D0

SAR逻辑基本操作:



- 1) 复位
- 2) 猜1
- 3) 调取比较器输出
- 4) 移动猜1
- 5) 同步锁存完整转换输出



Timing diagram of 8-bit SA ADC

思考:
差分结构的SAR逻辑电路如何设计?




SAR LOGIC



SETN=Q1N+RST

注意这个DFF的CLR
应优先于SET

STEP	R1	R2
0	1 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0
1	1 0 0 0 0 0 0 0	1 0 0 0 0 0 0 0
2	0 1 0 0 0 0 0 0	D7 1 0 0 0 0 0 0
3	0 0 1 0 0 0 0 0	D7 D6 1 0 0 0 0 0
4	0 0 0 1 0 0 0 0	D7 D6 D5 1 0 0 0 0



差分结构的SAR逻辑设计

Asynchronous SAR ADC

- 同步采样，异步转换
- 控制电路需要的脉冲由电路自动产生
- 好处：假设10bit 100MSPS，则对于

同步SAR时钟频率至少1G

比较器时间： $T_{\text{cmp}} = K \cdot \ln \frac{V_{\text{FS}}}{V_{\text{res}}}$





$$T_{\text{async}} = \sum_{i=0}^{N-1} K \cdot \ln \frac{V_{\text{FS}}}{V_{\text{res}}[i]}$$

$$T_{\text{sync}} = N \cdot K \cdot \ln \frac{V_{\text{FS}}}{V_{\text{min}}}$$

当N比较大时，有：

$$\left(\frac{T_{\text{async}}}{T_{\text{sync}}} \right)_{\text{max}} \approx \frac{1}{2}$$

$$\left(\frac{T_{\text{async}}}{T_{\text{sync}}} \right)_{\text{min}} \approx \frac{1}{2}$$




Ref: Shuo-Wei Michael Chen, et, al. A 6-bit 600-MS/s 5.3-mW Asynchronous ADC in 0.13-um CMOS. JSSC 2006


Async. SAR Logic

- 功能要求
 - 由一个外来时钟沿触发的多周期时钟，控制比较器的比较和复位
 - 与比较器每次输出同步的时钟沿，用于锁存比较结果并触发DAC
- 性能要求
 - 速度： $\min(\text{环路时间} - \text{比较时间} - \text{DAC建立时间})$
 - 功耗： $\min(\sum(f_i * C_{ni}))$


Multi-phase Clock Gen.




利用多个单脉冲产生电路合成多相时钟



脉冲产生电路的顺序触发控制





NPG:沿触发负脉冲产生



SNPG:单次沿触发负脉冲产生

Multi-phase Clock Gen.




电原理图


信号时序

电路原理:

1. 由N个SNPG构成;
2. 每个SNPG贡献一个负脉冲
3. 移位寄存器链控制依次产生N个负脉冲
4. 通过多输入与门合成多周期时钟CKC




NPG:沿触发负脉冲产生



SNPG:单次沿触发负脉冲产生

Multi-phase Clock Gen.




电路原理、信号时序与上一页胶片中的电路类似，区别在于移位控制电路的实现方式

优点：参与高频翻转的电路节点少，功耗低

缺点：单bit转换周期多一个AND门的门延迟

Single step conversion loop



CKC周期: $t_{loop} = t_{comp_dec} + t_{xor} + t_{and2} + t_{dff} + t_{npg} + t_{andn}$

DAC的建立时间: $t_{dac} = t_{npg} + t_{andn} - t_{dff} - t_{or} = T_R + t_{andn} - t_{dff}$

需优化的时间: $t_{loop} - t_{dac} = t_{comp_dec} + t_{xor} + t_{and2} + 2t_{dff} + t_{or}$


t_{comp_dec} : 比较器判决时间

t_{comp_rst} : 比较器复位时间

注意: 为使比较器充分复位,
需保证 $T_R > t_{comp_rst}$


4-bit设计例子

- SAR结构
 - 电荷重分布型DAC
- 1个动态比较器
- 异步控制逻辑




- 异步逻辑由一个时钟沿触发
- 异步控制逻辑自动产生后续的所有脉冲

时序改进




传统的基于触发器锁定的时序控制



改进的基于锁存器锁定的时序控制

思路：让比较器输出尽可能快地到达CDAC开关控制端

时序改进



增大DAC建立时间:

- 比较器输出即时锁存
- Latch比DFF更快
- 比较器判决速度不影响建立时间

与传统沿触发结构相比,
bypass了Ready logic延时和
一个DFF D->Q的延时


$$t_{loop1} = t_{comp_dec} + t_{comp_rst} + 2t_{logic}$$

$$t_{loop2} = t_{comp_dec} + t_{latch} + t_{da_settling}$$

$$t_{comp_settling} = t_{comp_rst} + 2t_{logic} - t_{latch}$$

t_{logic} : Clock Generator逻辑延迟

8-bit设计例子




异步SAR逻辑的总体实现框图

Ref: Pieter Harpe, etc. "A 12fJ/Conversion-Step 8bit 10MS/s Asynchronous SAR ADC for Low Energy Radios", 2010



Pieter Harpe, etc. "A 30fJ/Conversion-Step 8b 0-to10MS/s Asynchronous SAR ADC in 90nm CMOS", ISSCC2010

动态逻辑实现

Main control slice (bit6)




DAC control slice (bit6)



Latch锁存
但需等ready信号

Multi-phase Clock Gen.



什么电路可以无需外部时钟，自主产生多相时钟？

振荡器！


思路：

1. 用环振自主产生时钟；
2. 用门控信号控制时钟的周期数；


电路特点：

1. 单bit转换环路最简洁，无DFF延迟，可以实现最高速度
2. 需要增加类似于移位寄存器这样的电路来产生数据锁存时钟
3. 从比较器输出到数据锁存和DAC控制信号产生的延时要尽量优化


核心电路



时序控制电路1




顺序控制电路



比较器输出的锁存


利用信号特点，采用动态逻辑，
提高速度和降低功耗

1. 利用与非门与触发器配合产生顺序翻转的状态信号 **S1, S2, ...**
2. 利用 **f1, S1, S2, ...** 合成顺序选通信号 **SC1, SC2, ...**
3. 利用顺序选通信号，将每步比较结果分别锁存，用于产生 **DAC** 开关控制信号



信号时序图

Low power design



DFF接收全部时钟脉冲


DFF接收一半时钟脉冲

DFF接收一个时钟脉冲

低功耗逻辑设计:

1. 尽量减少高频翻转的节点
2. 采用动态逻辑

顺序控制电路一个单元电路的动态逻辑实现




注：延迟反相电路，可由奇数个反相器串联而成

Dynamic nand


Dynamic DFF

时序控制电路2




思路：利用高速TSPC DFF构成寄存器链来产生顺序控制时序

时序控制电路2




顺序控制电路




顺序控制时序

比较器输出的
锁存


差分锁存器的电
路实现见实例



门控信号设计



Single step conversion loop



CKC周期:

$$t_{loop} = t_{comp_dec} + t_{comp_rst} + 2t_{and3} + 2T_R$$

DAC的建立时间:

$$t_{dac} \approx t_{comp_rst} + 2t_{and3} + 2T_R - 4t_{inv}$$

最快转换 (令 $T_R=0$) :

$$t_{loop} = t_{comp_dec} + t_{comp_rst} + 2t_{and3}$$

$$t_{dac} \approx t_{comp_rst} + 2t_{and3} - 4t_{inv}$$

基于门控环振环路的异步
SAR提高了转换速度!

传统设计: $t_{loop} = t_{comp_dec} + T_R + t_{and2} + t_{andn} + \underline{t_{xor} + t_{dff} + t_{or}}$

注意在设计中需保证: $T_R > t_{comp_rst}$

优化部分

提纲

- 引言
- DAC设计
 - DAC类型
 - CDAC分段结构
 - CDAC电容失配与校准
- 比较器设计
 - 比较器类型
 - 比较器失调与噪声
- SAR逻辑设计
 - 同步逻辑
 - 异步逻辑
- 冗余设计
- 实验

如何进一步提高速度？

- 采用顶板采样(top-plate sampling)
 - 转换步骤简化/loop2简化
- 采用分裂电容(split-capacitor)
 - 消除接VCM开关，DAC提速/结构更对称
- 采用冗余设计(redundancy)
 - 缓解参考电压(D/A)建立速度要求
- 多比较器(MC)
 - 多比较器交替工作（若loop1限制速度）
 - Subranged SAR（第一步multi-bits）
 - Flash SAR (Multi-bits per cycle)

单比较器最快的SAR？？？

Top-plate sampling


No redundancy: minimal cycle number

Reference with large decoupling, but area???

Split-capacitor

低功耗设计

- 采用动态比较器
- 优化SAR逻辑
- 采用校准技术，尽量降低CDAC电容值
- 采用合适的开关控制策略，降低参考动态功耗




参考电路中采用的
开关控制策略MCS

Figure Ref: Albert Hsu Ting Chang, Low-Power High-Performance SAR ADC with Redundancy and Digital Background Calibration, PHD thesis

参考动态功耗


在一个转换周期中，随着位转换循环的进行，CDAC要不断地从参考 V_R 汲取电荷：

- 带来参考动态功耗
- 可能会改变 V_R 的值



参考动态功耗


CDAC从参考 V_R 汲取电荷的方式可总结为以下两种情况：



Case 1

V_R 要给 C_1 充电，但同时， V_S 上升，通过 C_2 又能回收部分电荷。
故从 V_R 汲取的电荷：

$$Q_{r1} = (1 - C_1/C_t)V_R C_1 - C_1/C_t * V_R C_2 \\ = (C_1 C_3 / C_t) * V_R$$




Case 2

C_1 本身不从 V_R 汲取电荷，但 V_S 下降，使得 V_R 通过 C_2 放电。
故从 V_R 汲取的电荷：

$$Q_{r2} = (C_1/C_t) * V_R C_2 \\ = C_1 C_2 / C_t * V_R$$

参考电荷损失分析



全差分SAR ADC中，第1位比较的 V_{res} 建立，所有CDAC电容底板接 V_{CM} ，故从 V_R 汲取的电荷 $Q_{r1_t}=0$

对于第 $i(i=2 \sim N-1)$ 位：

若 $b_{i-1}=0$ ，则：

$$C_{1p} = C_{n_{i-1}}$$

$$C_{1n} = C_{p_{i-1}}$$

$$C_{3p} = C_{n_t} - \sum_{j=1}^{i-1} \bar{b}_j C_{n_j}$$

$$C_{2n} = \sum_{j=1}^{i-1} b_j C_{p_j}$$

若 $b_{i-1}=1$ ，则：

$$C_{1p} = C_{p_{i-1}}$$


$$C_{1n} = C_{n_{i-1}}$$

$$C_{3p} = C_{p_t} - \sum_{j=1}^{i-1} b_j C_{p_j}$$

$$C_{2n} = \sum_{j=1}^{i-1} \bar{b}_j C_{n_j}$$

$$Q_{ri_t} = \left(\frac{C_{1p} C_{3p}}{C_{tp}} + \frac{C_{1n} C_{2n}}{C_{tn}} \right) \frac{V_R}{2}$$

参考电压建立问题



参考驱动电路

假设参考驱动电路设计如左图，则第 i 步从 V_R 汲取电荷导致 V_R 降低的幅度为：

$$\Delta V_i = \frac{Q_{ri_t}}{C_{dp}}$$

一次完整转换所造成的 V_R 降低幅度为：

$$\Delta V_R = \sum_{i=1}^{N-1} \Delta V_i$$

实际上，一旦 V_R 下降，参考驱动电路会实时感知并向 C_{dp} 充电，充电电流为：

$$i_c(t) = [V_{Ri} - V_R(t)] \cdot A_1 \cdot g_m$$




V_R 在一次转换中的仿真波形：

- 每个bit转换 V_R 都有瞬间跌落，不过从MSB→LSB有逐渐减小趋势；
- 参考驱动环路在实时将 V_R 往回拉
- V_R 在高位转换时误差较大，随后逐渐回到正确值

在高速设计中，参考驱动电路很难在1个bit conversion cycle中将 V_R 恢复，这会带来转换误差，须采取措施保证转换精度

冗余设计(redundancy)

- 考虑到转换过程中 V_R 的中途跌落，中间位的转换可能出现误判；
- 出现误判后，传统二进制DAC无法逐次逼近到 V_i ，转换出现误差；
- 若在DAC低位中引入冗余设计，则可容忍高位的误判，即可容忍 V_R 的**中途**跌落，从而降低了 V_R buffer的带宽要求



第k步所能纠正的最大误差:

$$V_{e_max_k} = V_R \cdot \frac{\sum_{j=k}^N C_j - C_k}{C_t}$$

冗余设计(redundancy)

冗余设计方案:

	Non-binary [6]		Binary-scaled Compensation [7]		Binary-scaled Recombination			
	12-bit cycles to convert 10-bit		13-bit cycles to convert 10-bit		11-bit cycles to convert 10-bit		12-bit cycles to convert 10-bit	
number of bit-cycling	bit weighting	redundant range (LSB)	bit weighting	redundant range (LSB)	bit weighting	redundant range (LSB)	bit weighting	redundant range (LSB)
1	447	130	512	146	480	64	480	64
2	251	75	256	146	256	32	256	32
3	142	42	128	146	128	32	128	32
4	80	24	128	18	72	16	72	16
5	45	14	64	18	40	8	40	8
6	25	9	32	18	20	8	20	8
7	14	6	16	18	12	4	12	4
8	8	4	16	2	8		6	4
9	5	2	8	2	4		4	2
10	3	1	4	2	2		2	2
11	2		2	2	1		2	
12	1		2				1	
13			1					

- 采用non-binary设计，后续数字处理较复杂；
- 在原binary设计的中间插入冗余位，但电容规模变大，且引入失调；
- 将MSB电容缩小，将缩小部分分配给后续各位，保持总电容规模不变

引入冗余设计会增加bit cycle，但考虑到VR建立精度放宽故单个bit cycle可以更短的因素，总的转换速度应该更快；

在低功耗小面积的高速SAR ADC IP设计中，应引入冗余设计！

仿真验证

构建10b SAR ADC行为级模型，考虑CDAC和参考buffer对 V_R 的实时作用，CDAC分别为不带冗余和带冗余这两种情况；

参考buffer的参数包括A1, gm, Cdp等，对VR的作用可参考具体matlab code

A1 = 10; gm = 2e-3; t_loop = 400e-12; Cdp = 5e-12;

Without redundancy:

Wda = [256,128,64,32,16,8, 4,2,1];


With redundancy:

Wda = [224,128,72,40,20,12,6,4,2,2,1];


1: SNR=57.8dB SFDR=72.1dB ENOB=9.31

2: SNR=61.4dB SFDR=74.8dB ENOB=9.91

从码密度仿真和动态仿真结果来看，冗余设计对性能均有明显提高



Ramp输入下的码密度分布



Sin输入下的输出功率谱



后台校准

可利用冗余设计所带来的**MSB纠错范围**，引入**后台校准技术**，纠正电容失配误差：

1. 用两个 latch，形成一个可判断的公共输入区间 $V_{th1} \sim V_{th2}$
2. 随机选择两个latch的输出，则此公共输入区间对应比较器输出分别为1和0的ADC输出 D_{o_1} 和 D_{o_0}
3. 利用 D_{o_1} , D_{o_0} 的差值，来调整当前电容权重估值 w_i

$$w_i = w_i + \mu(D_{o_0} - D_{o_1})$$

有一定的电路实现代价，
可采取措施予以优化



提纲

- 引言
- DAC设计
 - DAC类型
 - CDAC分段结构
 - CDAC电容失配与校准
- 比较器设计
 - 比较器类型
 - 比较器失调与噪声
- SAR逻辑设计
 - 同步逻辑
 - 异步逻辑
- 冗余设计
- 实验

实验1 同步SAR ADC


- 阅读SAR_ADC_8B_TB schematic, 分析电路中各模块的功能
- 对电路进行瞬态仿真
 - 查看CDAC输出VO, SAR Logic输入输出的波形
 - 查看双相不交叠时钟模块输入输出的波形, 分析它们的timing关系
 - 对理想8bit DAC的输出VTST进行采样并存储成文本文件, 并用MATLAB导入并做谱分析, 求出SNDR, HD2, HD3, SFDR等指标
 - 对MSB电容加入2% mismatch, 通过上一步方法仿真SNDR等指标
 - 对MSB-1电容加入2% mismatch, 仿真SNDR等指标并对比
- 将电路修改为4-4分段电容结构
 - 令 $k=1, k=2$, 并要求 C_a 为整数倍 C_u , 分别设计4-4 CDAC;
 - 令输入为覆盖整个量程的ramp信号, 信号的上升速率足够慢, 使得每个台阶都能出现在VTST中
 - 进行瞬态仿真, 通过VTST的波形来判断DNL
 - 修改 C_{d1} 的值, 仿真VTST的波形并观察其变化并分析
 - 修改 C_{d2} 的值, 仿真VTST的波形并观察其变化并分析
 - 修改 C_a 的值, 仿真VTST的波形并观察其变化并分析
 - 令输入为正弦信号
 - 瞬态分析, 对VTST进行采样并存储成文本文件, 并用MATLAB导入并做谱分析, 求出SNDR, HD2, HD3, SFDR等指标
 - 对MSB电容加入2% mismatch, 通过上一步方法仿真SNDR等指标
 - 对 C_a 电容加入2% mismatch, 通过上一步方法仿真SNDR等指标
 - . . .
- 就电路中的模型替换成实际工艺库中的元件, 完成后再仿真验证

实验2 异步SAR ADC

- 阅读SAR_ADC_ASYNC_8B_TB schematic, 分析电路中各模块的功能
- 对电路进行瞬态仿真
 - 查看CDAC输出VO, SAR Logic输入输出的波形
 - 对理想8bit DAC的输出VTST进行采样并存储成文本文件, 并用MATLAB导入并做谱分析, 求出SNDR, HD2, HD3, SFDR等指标
 - 对MSB电容加入2% mismatch, 通过上一步方法仿真SNDR等指标
 - 对MSB-1电容加入2% mismatch, 仿真SNDR等指标并对比
- 带噪声瞬态分析
 - 对理想8bit DAC的输出AOUT进行采样并存储成文本文件, 并用MATLAB导入并做谱分析, 求出SNDR, HD2, HD3, SFDR等指标
 - 修改单位电容Cu的值, 然后仿真ADC的SNDR指标并比对
 - 修改比较器电路, 加大其工作电流, 然后仿真ADC的SNDR指标并比对
- 转换速度优化
 - 通过查看比较器输入端的波形, 分析ADC的最高转换速度
 - 优化异步逻辑, 来优化A/D转换速度
 - . . .

行为级模型

CDAC采样相:




这里以不分段M-bit CDAC作为例子，采用底板采样；
在采样相结束时，P、N端的电荷分别为：

$$Q_{i_p} = -(\text{sum}(C_{m_p}) + C_{d1_p}) * (V_{ip} - V_{cm} + \text{del_ktc} * \text{randn}(1,1));$$
$$Q_{i_n} = -(\text{sum}(C_{m_n}) + C_{d1_n}) * (V_{in} - V_{cm} + \text{del_ktc} * \text{randn}(1,1));$$

考虑采样噪声

行为级建模

CDAC转换相:



根据电荷守恒，可推导出CDAC输出电压为：

$$V_{res_p} = V_{cm} + (Q_{i_p} + (V_{dam_p} - V_{cm}) * \text{rot90}(C_{m_p}, 3)) / C_{tm_p};$$

$$V_{res_n} = V_{cm} + (Q_{i_n} + (V_{dam_n} - V_{cm}) * \text{rot90}(C_{m_n}, 3)) / C_{tm_n};$$

这里Ctm为CDAC输出点到AC ground的总电容：

$$C_{tm_p} = \text{sum}(C_{m_p}) + C_{d1_p} + C_{p1_p};$$

$$C_{tm_n} = \text{sum}(C_{m_n}) + C_{d1_n} + C_{p1_n};$$

行为级模型

SAR逻辑控制下逐次逼近：

```
for i = 1 : M
```

```
    Vres_p = Vcm + (Qi_p + (Vdam_p-Vcm)*rot90(Cm_p,3))/Ctm_p;
```

```
    Vres_n = Vcm + (Qi_n + (Vdam_n-Vcm)*rot90(Cm_n,3))/Ctm_n;
```

```
    if Vres_p-Vres_n > Comp_os+del_Compvn*randn(1,1)
```

比较器描述，
考虑失调和噪声

```
        Vdam_p(i) = 0; Vdam_n(i) = Vref;
```

```
    else
```

```
        Vdam_p(i) = Vref; Vdam_n(i) = 0;
```

```
        adout = adout + Wda(i)*2;
```

```
    end
```

```
end
```

根据比较结果，切换
对应电容的底板连接



行为级模型

总的SAR ADC代码:

```
function [adout] =  
adc_sar_diff(Vip,Vin,Vref,Vcm,M,Cm_p,Cm_n,Cd1_p,Cd1_n,Cp1_p,Cp1_n,Comp_os,del_Compvn,del_ktc,Wda)  
Ctm_p = sum(Cm_p)+Cd1_p+Cp1_p;  
Ctm_n = sum(Cm_n)+Cd1_n+Cp1_n;  
Qi_p = -(sum(Cm_p)+Cd1_p)*(Vip-Vcm+del_ktc*randn(1,1));  
Qi_n = -(sum(Cm_n)+Cd1_n)*(Vin-Vcm+del_ktc*randn(1,1));  
Vdam_p(1:M) = Vcm; % define bottom plate voltages  
Vdam_n(1:M) = Vcm; %采样结束后所用电容底板先接Vcm  
adout = 0; % output  
  
for i = 1 : M  
    Vres_p = Vcm + (Qi_p + (Vdam_p-Vcm)*rot90(Cm_p,3))/Ctm_p;  
    Vres_n = Vcm + (Qi_n + (Vdam_n-Vcm)*rot90(Cm_n,3))/Ctm_n;  
    if Vres_p-Vres_n > Comp_os+del_Compvn*randn(1,1)  
        Vdam_p(i) = 0; Vdam_n(i) = Vref;  
    else  
        Vdam_p(i) = Vref; Vdam_n(i) = 0;  
        adout = adout + Wda(i)*2;  
    end  
end  
Vres_p = Vcm + (Qi_p + (Vdam_p-Vcm)*rot90(Cm_p,3))/Ctm_p;  
Vres_n = Vcm + (Qi_n + (Vdam_n-Vcm)*rot90(Cm_n,3))/Ctm_n;  
if Vres_p-Vres_n < Comp_os+del_Compvn*randn(1,1) adout = adout + 1; end
```

这个模型中，采样沿、参考电压、DA建立等还是理想的，故还可以进一步完善

%最后一次比较，只需输出，无需再控制DAC

行为级仿真

```
clear all;
% Defining the structure and parameters of SAR ADC
%non-idealities included: capacitor mismatch, offset, noise, and parasitics
Vref = 1; Vcm = Vref/2; % Reference voltages
N=10; % the resolution of ADC
M = 9; Wda = [256,128,64,32,16,8,4,2,1]; % CDAC structure Without redundancy
%M = 11; Wda = [224,128,72,40,20,12,6,4,2,2,1]; % CDAC structure With redundancy
Cu = 1e-15; del_Cu = 0.01/sqrt(2)*Cu; % Unit cap and its distribution
alfa = 0.1; beta = 0.01; % bottom & top plate parasitic factor
del_Compos = 0*2e-3; del_Compvn = 200e-6; %% rms value for comp's offset & noise
del_ktc = 100e-6; % defining the rms value of sampling noise
for i=1:M % Defining the cap value of CDAC, including random variation
    Cm_p(i) = Wda(i)*Cu + sqrt(Wda(i))*del_Cu*randn(1,1);
    Cm_n(i) = Wda(i)*Cu + sqrt(Wda(i))*del_Cu*randn(1,1);
end;
Cd1_p = Cu + del_Cu*randn(1,1); Cd1_n = Cu + del_Cu*randn(1,1);
Cp1_p = beta*(sum(Cm_p)+Cd1_p); Cp1_n = beta*(sum(Cm_n)+Cd1_n); %parasitics
Comp_os = del_Compos*randn(1,1); % the offset of comp
%Cm_n(3) = Cm_n(3)*0.99; % setting caps' value manually

%*****for adc conversion*****
d_len = 2^10; dout(d_len) = 0; % defining a data array to save ADC output
delta_ph = 311/d_len*2*pi; % input's delta phase for a Tclk
for i = 1:d_len
    Vip = 0.49*Vref*sin(i*delta_ph)+Vcm; % defining input signal
    Vin = -0.49*Vref*sin(i*delta_ph)+Vcm;
    dout(i) =
floor((adc_sar_diff(Vip,Vin,Vref,Vcm,M,Cm_p,Cm_n,Cd1_p,Cd1_n,Cp1_p,Cp1_n,Comp_os,del_Compvn,del_ktc,Wda)));
    % A/D Conversion
end
% plot(dout); grid; % plot the output waveform
```

%定义CDAC和比较器参数

%定义输入信号并调用ADC
模型进行A/D转换

计算动态指标

```
dout = dout - mean(dout); % removing DC part
```

```
[pow,SNR,SNDR,ENOB,SFDR,THD,HD] = calculate_dynamic_spec(dout);
```

通过FFT计算动态指标的函数

```
%***** Plot Output Power spectrum *****
```

```
d_len = length(pow); xstep = 1/(2*d_len);
```

```
xz = 0:xstep:(0.5-xstep);
```

```
plot(xz,10*log10(pow)) %
```

```
title('ADC Output Spectrum')
```

```
xlabel('fi/fs')
```

```
ylabel('Power (dB)')
```

```
axis([0,0.5,-120,0])
```

```
grid
```

```
%***** Display Dynamic specs *****
```

```
format;
```

```
disp('Dynamic specs are shown as follows:');
```

```
disp('THD is calculated from 2nd through 9th order harmonics');
```

```
disp('SNDR, SNR, SFDR, THD, ENOB');
```

```
[SNDR,SNR,SFDR,THD,ENOB]
```


```
disp('Signal & Harmonic Power Components:');
```

```
HD
```

画出功率谱

显示动态指标

行为级仿真结果



功率谱

Dynamic specs are shown as follows:

THD is calculated from 2nd through 9th order harmonics

SNDR, SNR, SFDR, THD, ENOB

ans =

61.7694 61.8246 75.8359 -80.7508 9.9683

Signal & Harmonic Power Components:

HD =

0 -104.3201 -85.6057 -101.8123 -97.1744 -96.7084 -85.4856 -103.2057 -86.4237

动态指标

可以修改采样噪声、比较器噪声、电容失配等参数，来考察它们对ADC动态指标的影响，并从电路原理的角度来加以解释

Thank you for your attention!